シーラス・ロジックの信頼性: 認定とモニタリング

メンバシップと認証規格

シーラス・ロジックは、AEC、JEDEC、およびAIAGのメンバーとして、業界標準の策定に積極的に参加しています。

  1. AEC Webページ
  2. JEDEC Webページ

信頼性試験と認定試験について

  1. 信頼性とは

    信頼性とは、製品が一定の条件下で、特定の期間に必要な機能を果たす確率のことです。 半導体デバイスの信頼性を、短い言葉で"残存率"と呼びます。 これは時間"0"に使用を開始して、指定された時間"t"まで故障しないデバイスの割合を表します。

  2. シーラス・ロジックの品質と信頼性

    シーラス・ロジックではすべての製品が最高の品質と信頼性の高い性能を実現することを目指し、系統的なアプローチに基づいて努力を続けています。 設計/開発から、製造、組立て、試験、そして出荷品質管理にいたるまで、製品のあらゆる段階において品質と信頼性を重視します。 当社の品質試験と信頼性試験は、すべての製品の初期不良率(単位:PPM)および磨耗故障率(単位:FIT)を、目標値よりも低く抑えるために行われます。

  3. 不良の種類

    デバイスのライフタイムにおける不良の種類は、多くの場合バスタブ・カーブを用いて説明されます。 不良には初期不良と磨耗故障の2つの種類があります。 デバイスの通常の動作のなかで、不良率が一定かつ極めて低くなる期間が、初期不良と磨耗故障の間に現れます。

    バスタブカーブ
    図: バスタブカーブ。
    製品のライフタイムにおける不良率を表す。
    (クリックして拡大)

  4. シーラス・ロジックの信頼性カテゴリ

    シーラス・ロジックの信頼性試験は、以下の認定とモニタリングの2つのカテゴリに分類されます。

    1. 認定:
      • 目的:全ての新製品の生産技術性をテスト
      • 製造工程、技術、パッケージ、および組立てに対して行われる
    2. モニタリング:
      • 目的: 既存のデバイスの生産技術性が高度な信頼性と品質を維持しているかどうかの定期的検査
      • 製造工程、技術、パッケージ、および組立てに対して行われる
  5. 不良率とは

    信頼性は通常、不良率で測定されます。 不良率は、あるデバイスが特定の時間まで良品だが、その次の瞬間に故障する可能性を表します。 シーラス・ロジックでは、デバイスの信頼性を以下の方法で測定します。

    1. 割合: 故障したデバイスの数を、調査対象のサンプル数で割ってパーセンテージで表す
    2. FITS (10億デバイス時間当たりの不良件数):10億デバイス時間における期待故障数
    3. DPM (DPPM): 100万個のデバイスに対する不良(不良部品)の数
    4. 信頼区間: 選択された信頼レベル(通常は60%)によるχ 2を、不良率の計算で重み付けとして使用する サンプルの規模が制限される場合に、不良ゼロという結果が出たとき特に有効

信頼性ストレス試験について

以下、シーラス・ロジックで行っている標準的なストレス試験を紹介します。

試験は、シーラス・ロジックのIC認定仕様のほか、該当するJEDEC規格、またはAEC Q100の条件に沿って行われます。 条件が競合する場合、市販製品についてはJEDECの条件を、自動車部品についてはAECの条件を採用しています。

以下のストレス試験の対象となるデバイスは、同じ電気的・機能的試験項目に全て合格することが要求されます。 不良解析は必須であり、問題の根本原因の特定と、適宜、是正処置(Corrective Action)が必要となります。

  1. 寿命試験(JEDEC JESD22-A108)

    寿命試験は、加速度テストによって、短期間でテスト結果を把握するストレス試験です。 通常は、データ・シート仕様上の上限をバイアス・レベルとし、125°Cで実施されます。

    1. 初期不良テスト

      使用の初期段階では、ランダムに発生する不良、製造工程のばらつきなどが原因で故障率が高くなる傾向があります。初期不良テストは、製品サイクルの初期段階(3か月~6か月)での故障率を見積もる目的で実施され、DPMという指標が用いられます。 一般に、初期不良テストは、信頼性測定のための手段としてデバイスの組立て工程に使用されます。 初期故障率(Early Failure Rate:EFR)は、設計および組立て工程が安定化するまで、製造バーンインまたはVbumpストレスによって抑制されます。

      目的: 試験時間を変えながら、デバイスに対して125°Cで連続的に電圧(デバイス固有)を印加。 試験結果を基に初期不良率または初期故障率を計算し、製造バーンインの期間を決める。

      説明: 最大VSS、入出力負荷、クロック・レート・ベクトルなど、各種の条件をできるだけ多くのデジタル回路に適用する。また、試験時間を変えながら適切なストレスを加え、125°Cでデバイスに適用されるアナログ・フル・スケール範囲を調査する。

      Vbump試験は、短時間、通常よりも高い電圧を印加することによって、デバイスをスクリーニングする手法です。

      結果: 一般にDPM (Defect per Million)で測定。

    2. 高温動作寿命試験(High Temperature Operating Life HTOL)

      通常、動作上の故障率はきわめて長期にわたって持続します。 HTOLは、電気的メカニズムと熱的メカニズムの両面から、長期的な動作ストレスに対するデバイスの耐性を調べる目的で使用されます。 特定のウェハープロセスにおいての、デバイスの設計/レイアウトの信頼性測定手段として用いられるのが一般的です。

      目的: 特定の条件下で動作寿命をシミュレートする。

      説明: 初期不良試験と同じ。

      結果: FIT (Failure in Time)で測定。

      プリコンディショニング

      目的: 実際の PC基板組立て工程をシミュレートする。 パッケージの信頼性認定試験およびモニタリング試験の前に実施される。 プリコンディショニングは、THB、TC、TS、オートクレーブ、HASTなどの試験よりも前に実施される。

      加熱(脱湿)

      浸漬(JESD22-A113)

      • リフロー(デバイスには、IRリフロー、VPR、フラックス浸漬などが適用される) (J-STD-020)
      • フラックス浸漬

  2. バイアス付き高度加速ストレス試験(Highly Accelerated Stress Test:HAST) (JESD22-A110)

    目的: 極端に過酷な動作条件をシミュレートする。 THBときわめて近い。

    説明: 極端な温度や湿度で、試験時間を変えながら試験槽でデバイスを加熱。 試験槽に置かれている間、デバイスにはバイアスが印加される。 その後、電気的な故障がないかATEテストが実施される。

    可変条件: 温度 = 130°C / 湿度 = 85% RH/ 時間 = 96h、電圧バイアス レベル。

    結果: 不良率で測定。

  3. 高温高湿バイアス(Temperature Humidity Bias:THB) (JESD22-A101)

    目的: 長期的な温度、湿度、および電気的なストレスに対するデバイス/パッケージの耐性を調べる。

    説明: 極端な温度や湿度で、試験時間を変えながらオーブンでデバイスを加熱。 オーブンに置かれている間、最大ディファレンシャル・バイアスがデバイスのそれぞれのピンに印加される。 その後、電気的な故障がないかATEテストが実施される。

    可変条件: 温度 = 85°C / 湿度 = 85% RH / 時間 = 1000h (暫定的リードポイントは100hおよび500h)、電圧バイアス・レベル

    結果: 不良率で測定。

  4. プレッシャー・ポット試験(PPOT) (オートクレーブ) (JESD22-A102)

    目的: プラスチックパッケージの高湿条件での耐性を調べる。

    説明: デバイスはオートクレーブ(トレイ)に置かれ、長時間にわたって高温および高湿で加熱される。条件はStatic(動作無し)。 オートクレーブの後にATE試験が行われる。 不合格になったデバイスは剥離、ショート、断線などが調査される。

    可変条件: 温度 = 121°C / 圧力 = 15 Psi / 湿度 = 100 % RH / 時間 = 96 h

    結果: 不良率で測定。

  5. 温度サイクル試験(TMCL) (JESD22-104)

    目的: 一般に、パッケージや回路の熱膨張の違いによる影響を加速させる。 パッケージの高温や低温への耐性、輸送時や使用中の温度変化に対する耐性を調査する目的で行われる。

    説明: デバイスは、空気の充填された試験槽を2つ備えた垂直管内の容器に置かれる。 上の試験槽は加熱され、下の試験槽は冷却される。 デバイスは一方の試験槽からもう一方の試験槽へと交互に移動される。 その後、ATEテストが実施される。 不合格になったデバイスは、ダイの取り付けに使われたエポキシ樹脂やモールド時でのストレスによるクラック、剥離などが生じていないかが調査される。

    可変条件: 温度 = 150°C (上)および -65°C (下) / 時間 = 試験槽あたり10 分、サイクル数 = 500

    結果: 不良率で測定。

  6. バイアスなし高度加速ストレス試験(Unbiased Highly Accelerated Stress Test:UHAST) (JESD22-A118)

    目的: 極端に過酷な動作条件をシミュレートする。 オートクレーブと同様。

    説明: 極端な温度や湿度で、試験時間を変えながら試験槽でデバイスを加熱。 その後、電気的な故障がないかATEテストが実施される。

    可変条件: 温度 = 130°C / 湿度 = 85% RH/ 時間 = 96 h

    結果: 不良率で測定。

  7. HTSL (JESD22-A103)

    目的: 保存条件下での時間と温度が、熱的に活性化される半導体電子デバイスの故障メカニズムに及ぼす影響を調査する目的で使用される。

    説明: 極端な温度や湿度で、試験時間を変えながら試験槽でデバイスを加熱。 その後、電気的な故障がないかATEテストが実施される。

    可変条件: 温度 = 150°C / 時間 = 1000 h

    結果: 不良率で測定。

  8. ESD

    このストレス試験は、半導体デバイスの静電気(Electrical Static Discharge: ESD)に対する耐性を調査する目的で使用されます。 一般的に用いられている試験モデルとしては、次の3つがあります。

    ESD試験の種類

    1. 人体モデル(Human Body Model:HBM) (JESD22-A114)

      静電気を帯びた人体が触れることによってデバイスのピンに流れ込む放電をモデル化したものです。 静電容量C=100pF、抵抗R=1.5 kmの放電回路に相当します。

    2. マシン・モデル(Machine model:MM) (JESD22-A115)

      帯電した金属筐体がデバイスのピンに接触したときに発生する放電をモデル化したものです。 放電抵抗が低いと、高い放電電流が解放されて、デバイスの故障する確率が高くなります。 静電容量C=200pF、抵抗R= 0 mの放電回路に相当します。

    3. デバイス帯電モデル(Charged Device Model:CDM) (JESD22-C101)

      取り扱いが原因でデバイス・パッケージやリード・フレームといった部分が帯電し、デバイス上のピンが金属製の筐体や固定部品に接触することによって生じる放電をモデル化したものです。 このモデルは、自動組立てラインで起こる故障形態と高い相関関係があることがわかっています。

  9. ラッチアップ試験(JEDEC 78)

    ラッチアップ試験は、入力ピンやI/Oピン(または電源、ただし、現在、シーラス・ロジックでは実施していない)に注入された直流電流が原因で生じるSCRラッチアップに対するデバイスの耐性を確認する目的で実施されます。 シーラス・ロジックでは、電流注入や電源の過電圧が検査されています。

    ラッチアップI/O:

    可変条件: 注入電流 = +-(0~100) mA、温度 = 25°C (またはデータ・シート仕様上の最高温度)

    指標: すべての入力およびI/Oを+-100 mAの電流注入にさらした後、Automated Test Equipment (ATE)に合格すること。

    サンプル・サイズ:1ロットあたり6デバイス。

    結果: ATE試験で不合格となるデバイスでが1つも生じないこと。

  10. ラッチアップVdd

    可変条件:1.5*Vddmax、温度 = 25°C (またはデータ・シート仕様上の最高温度)で電源を検査。

    指標:すべての入力およびVddを電力動揺にさらした後、ATEに合格すること。

    サンプル・サイズ:1ロットあたり6デバイス。

    結果: ATE試験で不合格となるデバイスが1つも生じないこと。

  11. はんだ特性(JESD22-B102)

    目的: 輸送後や保管後の端子のはんだ特性を調査する。

    説明: デバイスは、所定の時間、はんだ槽(または鉛フリーはんだ槽)に浸される。 試験は蒸気や熱によるエージング後に実施される(プリコンディショニング)。

    可変条件: はんだ槽の温度: 245 +/-5 °C、浸漬時間: 5 +/- 0.5 s、はんだ配合: 鉛: すず = 4:6、ロジン・フラックスと組み合わせて使用

    ** 無鉛パッケージの場合は鉛フリー合金。

    結果: 浸漬された部分の少なくとも95%がはんだでコーティングされること。

閉じる

の検索結果 "Unknown"

検索結果 1-10 of 0
Page: 12345678910