1999年6月8日

シーラス・ロジック（本社：米国カリフォルニア州フリーモント、社長兼CEO：デヴィッド・フレンチ）は、米国で開催中のMicrosoft WindowsCE Developers Conferenceにおいて高速かつ超低電力消費型システム・オン・チップ（SOC）「EP7211」を発表した。「EP7211」はよりポケット携帯型アプリケーションの利便性を高め、バッテリ交換に対する不満を軽減できる。高性能化したEP7211チップは、150米ドルから300米ドルまでの販売価格設定をしている製品向けに理想的なチップである。また携帯型情報端末機器市場で主要なオペレーティング・システムであるWindowsCEとEPOC 32の両方をサポートするチップであり、両方をサポートしているチップは現在のマーケットではほとんどない。

新しいSOCはARM 720Tマイクロプロセッサ・コアを採用しており、100 MHz Pentium(tm)ベースPCのパフォーマンスに匹敵する74MHzの処理速度を持っている。それにもかかわらず、超低電力消費の2.5ボルト・システムは、最速で動作した場合でも消費電力を170 mWしか必要としない。つまり、標準AA、AAA、または充電式バッテリで動作する情報端末のバッテリ寿命を延ばすことができる。またEP7211はハイ・コントラスト液晶ディスプレイ用の組込みサポート、PCとの接続性（PCMIA）、オプションの赤外線サポートも可能である。

情報端末家電に最適なASSP

EP7211は、“情報端末家電”に特化して設計した新世代の特定用途向けインテリジェント・デバイスの最初の製品である。特定の用途において、限られた機能項目に関して最高性能を実現するよう最適化されている。マーケット・リサーチ企業のIDCは、情報端末家電の出荷量は2002年までにPCの出荷量を上回り2,000万台を達成すると予測している。

シーラス・ロジックのエンベディッド・プロセッサ部門担当の副社長兼ゼネラル・マネージャ、マシュー・ペリーは、次のように語っている。「情報端末家電の需要は急激に拡大している。プロセッサ処理速度を最速にすればよい『大型メインフレーム・コンピュータ・アプローチ』では電力消費と価格が大きくなってしまう。しかし、情報端末家電では、性能、電力消費、価格のバランスがとれた最適なアプローチが必要である。当社のエンベディッド・プロセッサ・ソリューションは、特定用途型端末で最適な価格と性能を達成できるようにねらっている」

シーラス・ロジックはその幅広い知的資産（IP）ポートフォリオと豊富なARMロジック・コアの開発経験を活かし、ASSPソリューションが、非常に限定されたアプリケーションの条件にあう特定の市場をターゲットにしている。つまりASSPでは、急務のチップ・ソリューションをASICよりもさらに短い開発期間で市場投入でき、汎用マイクロコントローラ開発よりコストを抑えることができる。ペリー副社長は、「当社はこのアプローチにより、産業応用向けのPDA、GPSシステム、e-ブックなどの情報端末家電メーカに迅速な対応ができると確信している」と述べた。

WinCEおよびEPOC 32をサポートする唯一のソリューション

複数のRTOS（Real-Time Operating System）をサポートする開発者向けにチップを提供するというシーラスの戦略に基づき、EP7211はMicrosoft社のWinCEとSymbian社のEPOC 32（民生用ハンドヘルド・デバイスの主要なオペレーティング・システム）の両方に対応できる業界初のチップである。さらに特化したOS条件が伴う市場に対しても、追加でRTOSプラットフォームをすぐにサポートできる。RTOS（Real-Time Operating System）市場が細分化する中、複数のRTOSをサポートでき、条件を進化できる柔軟性を備えていることは、エンベディッド・システムにおいて、非常にメリットである。

ワット単位のMIPS率対比で最高のパフォーマンス

EP7211は業界最速のARM7TDMI CPUコアの1つを組み込み、電力消費を最低限に抑えることを目的として、ワット単位のMIP率の高いソリューションを実現している。携帯用ハンドヘルド応用製品の第2世代チップとして、評価の高い低コストのシステム設計原則を採用しワット単位のMIPS率対比で最適な価格を実現している。一般的に価格設定とMIPSは連携するが、シーラス・ロジックははじめて低価格で高性能のMIPSソリューションを実現している。

プロセッサと電力消費の高い効率性

ARM 720Tマイクロプロセッサ・コアを補完するために、EP7211はシステム・プロセッシングを起動する8-Kバイトの4-ウェイ・セット連想キャッシュを備えている。EP7211は一般に使用される32-ビット命令を16-ビットに縮小する「ARM Thumb」を使用しており、コード密度を30～40％向上させ、システム・メモリの必要量を削減した。

EP7211は、18MHz、36MHz、49MHz、74MHzの即時切り替えを可能にする選択可能なクロック回路を搭載している。このソフトウェア制御のクロック回路は、必要に応じて処理速度を加速することで電力消費を節約し、バッテリ寿命を延ばすことができる。例えば、動作速度18 MHzの消費電力は一般的に50 mW、アイドル状態（CPUのクロックは停止し、ペリフェラルはすべて実行中の状態）では15 mWにすぎない。スタンバイ状態では、50マイクロワットの電力消費に抑えることができる。

多彩な組み込みペリフェラル・セット

EP7211は、システム・ペリフェラル一式を組み込んでおり、外部ロジックの必要性を最低限に抑えている。システムはシングルチップの柔軟なLCDコントローラを搭載し、1024ピクセル幅までの表示を扱うことが可能である。またDRAMコントローラ、2個のUART、IRインタフェース、Y2K準拠リアルタイム・クロック、複数個のオンチップ・タイマ、27本の汎用入出力ピン、CL-PS6700 PCMCIA/Comact Flash Controller Chipへのインタフェースを備えている。EP7211の豊富な組み込みペリフェラル・セットにより、ハンドヘルド・システムを構成するために必要な要素は、2～3の補完的なコンポーネントを必要とするだけである。

EP7211はさらに、37.5KBのオンチップ・アービトレーティドSRAMを備えている。これは、フレーム・バッファまたはオンボード・メモリとして使用可能で、システム性能の向上を促して電力消費を一層節減する。また、開発者の製品設計を支援するため、JTAGポート経由で埋め込みICE（In-Circuit Emulation）とシリコン・デバッグ・サポートを提供している。

価格および出荷予定

EP7211は、208-ピンLQFPパッケージと256-リードPBGAパッケージで提供される。現在サンプル出荷が可能（出荷量の制限付き）。量産出荷と開発用ボード（価格1,295米ドル）は1999年第3四半期に予定されている。価格は208-ピンLQFPパッケージでは14.95米ドル、256-リードPBGAパッケージでは17.95米ドル（年間100,000個出荷時）と設定されている。